毫米波分频器：为什么频率越高，分频反而越难？

摘要：分频器是毫米波锁相环、雷达与通信本振链路里的核心预分频单元，很多人会直觉认为“分频只是把高频信号降下来，频率越高只是信号快一点”。但工程与芯片实测结果恰恰相反：进入30 GHz以上毫米波频段后，分频器的可工作带宽、相位噪声、锁定稳定性会快速恶化，功耗、版图寄生、器件本征极限共同形成约束。本文从器件极限、电路架构取舍、无源寄生、噪声传递、测试与量产鲁棒性五个层面，通俗拆解毫米波分频器随频率抬升而设计难度陡增的底层原因，同时对比CML静态分频、注入锁定分频ILFD、再生式Miller分频三类主流方案的适用边界，并结合模块级工程实践，梳理高频分频器在系统集成中的现实约束。

关键词：毫米波分频器，54ghz分频器，40ghz分频器，60ghz分频器

一、器件天花板：靠近截止频率f_T，开关能力快速衰减

低频数字分频器依靠晶体管完整的高低电平翻转、触发器稳定采样实现分频逻辑，而毫米波频段信号周期缩短到数十皮秒级别，晶体管本征的载流子渡越时间、栅电容、输出寄生电容不再可以忽略。

晶体管有一个关键指标——特征频率f_T，代表器件电流增益下降到1的极限频率。当分频器输入频率逼近f_T时，管子无法完成理想的“开-关”切换，输出电压摆幅被严重压缩，触发器的建立、保持时间不再满足，传统静态CML分频器的最高工作频率被锁死。

哪怕采用先进FinFET、SOI工艺提升f_T，寄生电容、衬底耦合电容依然同步存在。频率越高，容性阻抗越小，信号能量被寄生通路分流越明显；想要维持足够摆幅，就只能提升偏置电流，直接带来功耗飙升。这是毫米波分频最基础的物理约束：不是电路设计不够巧妙，而是器件本身的开关响应速度已经逼近极限。

在模块级产品中该现象同样可以观测：同一套硬件架构，向着40ghz分频器、54ghz分频器乃至60ghz分频器的高频区间推进时，器件所需最小输入驱动功率会显著抬升，不再兼容低频段的宽输入功率窗口，这正是器件高频下开关能力衰减带来的直接表现。

二、架构被迫妥协：宽带稳定分频和高频能力是一对矛盾

常规低频分频器优先选用CML电流模式逻辑静态分频，它的优势是分频比可编程、锁定范围宽、对工艺电压温度（PVT）漂移更稳健，适合宽带频率综合器。但它的短板是最高工作频率偏低，在V波段、W波段很难直接使用。

为了冲击更高毫米波频率，工程师普遍转向注入锁定分频器ILFD、再生式Miller分频这类模拟谐振型分频架构。这类分频依靠LC谐振腔的选频、注入谐波混叠实现分频，不需要触发器高速时序翻转，天然可以工作到更高频段，功耗相对更低。

但代价非常明显：ILFD本质是一个自激振荡器，只有输入信号落在谐振腔的锁定区间内才能正常分频。谐振腔品质因子Q越高，相位噪声越好，但锁定带宽越窄；想要拓宽锁定范围，就要压低Q值，相位噪声、输出幅度随之变差，形成经典的Q值-锁频范围权衡关系。

低频场景可以用静态分频兼顾带宽与稳定性；到毫米波，设计师只能二选一：要么选ILFD拿到高频能力，承受窄锁定范围、容易失锁；要么保留CML宽带特性，上限频率上不去。这就是毫米波分频“越高频越难”的架构根源，不存在通用完美方案。

工程上，模块产品会通过多档分频比分片实现高频覆盖。以40ghz分频器、54ghz分频器、60ghz分频器为代表的高频型号，可支持的分频比数量会明显缩减，正是受限于谐振架构的锁定范围约束。

三、版图与无源寄生：毫米波段，连线不再是简单导线

在射频低频，我们可以把金属连线近似成理想导线；到毫米波，波长缩短到毫米量级，片上电感、互连线、过孔、焊盘都变成分布式传输线，寄生电感、电容、耦合效应会主导电路行为，仿真和实测的差距被急剧放大。

LC谐振腔是ILFD的核心，毫米波分频器的片上电感尺寸很小，Q值普遍偏低，同时电感之间、电感与互连线之间存在很强的磁耦合。微小的版图改动、布线距离变化，都会改变谐振频率和注入效率，直接让分频器的中心频点偏移、锁定区间萎缩。封装、探针、巴伦带来的附加寄生同样不可忽略，很多仿真合格的电路，流片后因为封装寄生直接无法锁定。

对于封装模块，射频连接器本身也成为寄生的重要来源。不同频段需要匹配不同精度连接器：低于26.5GHz常用SMA，40GHz采用2.92mm，54GHz选用2.4mm，60GHz附近必须使用1.85mm连接器；如果连接器选型不匹配，微小阻抗失配就会造成注入功率损耗，直接导致分频器无法进入锁定状态。

另外，毫米波信号对阻抗匹配**敏感。注入端口匹配稍有偏差，注入功率就大幅衰减，而ILFD对注入信号功率十分敏感：功率不足就无法锁定，功率过大又会引入额外非线性、杂散。低频分频几乎不用精细匹配，毫米波分频器却需要把匹配网络、谐振腔、注入节点协同设计，版图与结构设计难度成倍上升。

四、噪声与杂散：分频器不再只是“单纯降频”，噪声会被传递、混叠

很多初学者误以为分频可以直接压低相位噪声，实际上分频器本身会引入附加噪声，且噪声传递规律随频段变化。

对于ILFD，它自带本振振荡基底噪声，输入信号注入锁定后，输出相位噪声由输入信号噪声和ILFD自身谐振腔噪声共同决定。频率越高，谐振腔Q值越难做高，分频器自身的噪声基底抬升，进而恶化整个PLL的本振相噪，直接影响4D毫米波雷达测距测角精度、6G通信EVM指标。

同时，毫米波非线性带来的谐波、混频杂散问题更突出。注入锁定依靠谐波混叠完成分频，若注入信号、谐振腔非线性控制不当，多余谐波分量会落在工作带宽内，形成难以滤除的杂散。低频分频的杂散通常容易被后级滤波器滤除；毫米波频段片上滤波器损耗大、体积大，滤除杂散的成本很高，杂散控制成为高频分频的一大难点。

工程选型时不能只关注最高工作频率，附加相位噪声是高频预分频器不可忽略的关键指标。无论是40ghz分频器，还是54ghz、60ghz这类更高规格的毫米波分频器，当其置于PLL反馈环路内部时，自身噪声会直接叠加到最终输出信号之上。

五、PVT漂移与测试难题：高频场景下容错窗口急剧缩小

芯片在量产中会存在工艺偏差、电压波动、温度变化，低频分频器的工作窗口足够宽，少量漂移不会导致功能失效。毫米波分频器，尤其是ILFD，锁定区间本身就很窄，PVT的轻微偏移就会让输入频率跳出锁定范围，出现间歇性失锁、分频比跳变，在车载雷达、星载通信这类高可靠场景下风险**。

为了缓解这个问题，主流方案增加数控电容阵列、偏置校准环路来实时调谐谐振频点，但校准电路又会增加功耗、面积，还会引入额外控制杂散。

测试层面的困难也不可忽视：毫米波信号测试需要高频探针台、差分测试平台、相位噪声测试仪，线缆、探针、适配器的损耗和相位波动难以校准；很多时候频谱仪上看到的异常，分不清是分频器本身失效，还是测试链路引入的假象。测试门槛高、可重复性差，进一步拉高毫米波分频器的研发验证成本。

即便是成熟商用模块，高频档位对输入功率的容忍区间也会收窄，低频可以-15dBm正常工作，面向54ghz分频器、60ghz分频器这类应用时，往往需要0dBm以上输入功率，驱动条件变得严苛。同步天下SYN632系列分频器的技术指标变化就直观反映出该工程特性，随着最高工作频率提升，输入功率的有效窗口明显收缩，同时需要更换更高规格射频接口来保障毫米波信号传输质量。

六、总结：高频分频的本质，是在一堆互相冲突指标里找平衡点

简单概括：低频分频靠数字时序翻转，约束宽松；毫米波分频被迫转向谐振注入机制，而器件f_T极限、谐振腔Q值权衡、版图寄生、噪声杂散、PVT鲁棒性、测试误差全部叠加在一起。频率越高，各个指标之间的制衡越尖锐，可供设计的优化窗口越小，所以分频这件看似简单的功能，反而变得越来越难。

当前学术界与产业界的主流攻关方向，也都是围绕这组矛盾展开：电流复用ILFD、多谐振腔拓展锁定范围、无电感动态分频、片上自校准技术、SOI/InP等高f_T工艺适配，目标就是打破“高频=窄带宽、高噪声”的固有局限。从芯片裸片到封装模块，从40ghz分频器到54ghz、60ghz分频器等工程产品，从实验室原型走向雷达、卫星通信、测试仪器的工程落地，毫米波分频器依然需要持续在频率、带宽、噪声、功耗之间做折中取舍。

参考文献

[1] Razavi B. RF Microelectronics[M]. 2nd ed. Upper Saddle River: Prentice Hall, 2012.

[2] Lee J, Razavi B. A 40-GHz frequency divider in 0.18-μm CMOS technology[J]. IEEE Journal of Solid-State Circuits, 2004, 39(4): 594-601.

[3] 杜泽保,杨浩,张海英. V波段CMOS注入锁相二分频器设计[J]. 中国科学院大学学报,2012,29(5):627-631.

[4] Hussein A I, Paramesh J. Design and Self-Calibration Techniques for Inductor-less Millimeter-Wave Frequency Dividers[J]. IEEE Journal of Solid-State Circuits, 2021, 56(10): 3020-3033.

[5] Decanis U, Ghilioni A, Monaco E, et al. A Low-Noise Quadrature VCO Based on Magnetically Coupled Resonators and a Wideband Frequency Divider at Millimeter Waves[J]. IEEE Journal of Solid-State Circuits, 2011, 46(12): 2963-2976.

[6] 邓伟. 毫米波与太赫兹射频集成电路：频率源与收发机[M]. 北京：清华大学出版社,2022.

[7] Farazian M, Gudem P S, Larson L E. A CMOS Multi-Phase Injection-Locked Frequency Divider for V-Band Operation[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2009, 56(10): 2253-2262.

[8] 中国科学院微电子研究所. 毫米波时钟芯片研究进展[R]. 抗辐照器件技术重点实验室, 2026.

[9] 王磊,张耀辉. 毫米波射频连接器选型与工程应用[J]. 电子技术应用, 2024, 50(06): 89-94.